

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Confirmation No. 5478

Hidenori HASEGAWA

Attorney Docket No. 2004 0096A

Serial No. 10/762,451

Group Art Unit 2823

Filed January 23, 2004

Examiner Fernando Toledo

SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF

Mail Stop AMENDMENT

CLAIM OF PRIORITY UNDER 35 USC 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

THE COMMISSIONER IS AUTHORIZED TO CHARGE ANY DEFICIENCY IN THE FEES FOR THIS PAPER TO DEPOSIT ACCOUNT NO. 23-0975

Sir:

Applicant in the above-entitled application hereby claims the date of priority under the International Convention of Japanese Patent Application No. 2003-378201, filed November 7, 2003, as acknowledged in the Declaration of this application.

A certified copy of said Japanese Patent Application is submitted herewith.

Respectfully submitted,

Hidenori HASEGAWA

By

W. Doyglas Habri

Registration No. 44,142 Attorney for Applicant

WDH/ck Washington, D.C. 20006-1021 Telephone (202) 721-8200 Facsimile (202) 721-8250 December 23, 2005 13



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年11月 7日

出願番号 Application Number:

特願2003-378201

[ST. 10/C]:

[J P 2 0 0 3 - 3 7 8 2 0 1]

出 願 人 Applicant(s):

沖電気工業株式会社 宮崎沖電気株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

特許庁長官 Commissioner, Japan Patent Office 2003年12月24日





【書類名】 特許願 【整理番号】 0H003875 【あて先】 特許庁長官殿 【国際特許分類】 H01L 23/48 【発明者】

【住所又は居所】 宮崎県宮崎郡清武町大字木原727番地 宮崎沖電気株式会社内

【氏名】 長谷川 秀則

【特許出願人】

【識別番号】 000000295

【氏名又は名称】 沖電気工業株式会社

【特許出願人】

【識別番号】 390008855

【氏名又は名称】 宮崎沖電気株式会社

【代理人】

【識別番号】 100085419

【弁理士】

【氏名又は名称】 大垣 孝

【手数料の表示】

【予納台帳番号】 012715 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 9001068

出証特2003-3106696

【書類名】特許請求の範囲

【請求項1】

- (1) 複数の直線状リードフレームを互いに離間して、並列に配列する工程と、
- (2) 複数の電極パッドを具えている第1の主表面、該第1の主表面に対向する第2の主表面を有する複数個の半導体チップを、各々が前記複数の直線状リードフレームにわたり、かつ前記直線状リードフレームの延在方向に互いに離間さて、前記各々の半導体チップの第2の主表面側で、搭載する工程と、
- (3) 前記複数の電極パッドと、前記複数の直線状リードフレームとをボンディングワイヤにより接続する工程と、
- (4) 前記半導体チップ及び前記ボンディングワイヤを封止する封止部と、該封止部外に露出して隣接する前記直線状リードフレーム同士の間隙を埋め込むフレーム間封止部とを形成する工程と、
- (5) 前記第2の主表面の直下に位置する全ての前記直線状リードフレームを、該直線 状リードフレームの延在方向に対して垂直な方向で切断する溝部を形成する工程と、
- (6)前記複数個の半導体チップ同士の間に露出している前記リードフレーム及び前記フレーム間封止部を切断して、該半導体チップと、前記溝部を挟んで対向する第1外部端子列及び第2外部端子列とを有する半導体装置に個片化する工程とを含むことを特徴とする半導体装置の製造方法。

【請求項2】

- (1) 複数の直線状リードフレームを互いに離間して、並列に配列する工程と、
- (2) 複数の電極パッドを具えている第1の主表面、該第1の主表面に対向する第2の 主表面を有する複数個の半導体チップを、各々が前記複数の直線状リードフレームにわた り、かつ前記直線状リードフレームの延在方向に互いに離間させて、前記各々の半導体チ ップの第2の主表面側で、搭載する工程と、
- (3) 前記複数の電極パッドと、前記複数の直線状リードフレームとをボンディングワイヤにより接続する工程と、
- (4) 前記複数個の半導体チップ、該複数の半導体チップそれぞれに接続されている前 記ボンディングワイヤを封止する封止層を形成する工程と、
- (5) 前記第2の主表面の直下に位置する全ての前記直線状リードフレームを、該直線 状リードフレームの延在方向に対して垂直な方向で切断する溝部を形成する工程と、
- (6) 前記複数個の半導体チップ同士の間の封止層及びリードフレームの部分を切断して、該半導体チップと、残存しているリードフレーム部分で形成され、前記溝部を挟んで対向し及び切断による切断面から露出する第1外部端子列及び第2外部端子列を有する半導体装置に個片化する工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項3】

前記(2)工程は、並列に配列されている前記複数の直線状リードフレームのうち、両最外側の最外側リードフレームを前記半導体チップから露出させて行う工程であり、

前記(3)工程は、前記最外側リードフレームには前記ボンディングワイヤを接続しない工程であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。

【請求項4】

互いに離間して設けられた複数の第1外部端子と、

前記第1外部端子の延長線上で、かつ前記第1外部端子とは離間された複数の第2外部端子と、

複数の電極パッドを有し、前記第1及び第2外部端子上に搭載された半導体チップと、 前記複数の電極パッドと前記第1及び第2外部端子それぞれとを接続する複数のボンディングワイヤと、

前記半導体チップと前記ボンディングワイヤとを封止する封止部と、

前記第1外部端子同士の間及び前記第2外部端子同士の間とを封止するフレーム封止部と

1.1

を具えることを特徴とする半導体装置。

【請求項5】

前記封止部と前記フレーム封止部とは、一体形成されていることを特徴とする請求項4 に記載の半導体装置。

【請求項6】

前記複数の第1外部端子はストライプ状に離間されていることを特徴とする請求項4に 記載の半導体装置。

【書類名】明細書

【発明の名称】半導体装置及びその製造方法

【技術分野】

$[0\ 0\ 0\ 1]$

この発明は、半導体装置及びその製造方法に関し、特にSON(Small Outline Non-Lead Package)型の半導体装置及びその製造方法に関する

【背景技術】

[0002]

半導体チップの外部電極と、導体端子とをボンディングワイヤにより電気的に接続して、これら半導体チップ、ボンディングワイヤ及び導体端子を絶縁体により封止した半導体装置が知られている。

[0003]

このような半導体装置において、導体端子が絶縁体より露出したいわゆるSON型の半導体装置が知られている。

[0004]

また、このようなSON型の半導体装置の導体端子の露出不良を低減する目的で、所定の条件としたときに基板に対する密着力が低下する導体を用いて導体端子を形成し、封止工程の後に、所定の条件により基板と導体端子との密着力を低下させて剥離する導体端子の製造工程が知られている(例えば、特許文献1参照。)。

【特許文献1】特開2003-078076号公報

【発明の開示】

【発明が解決しようとする課題】

[0005]

このような従来のSON型半導体装置の製造工程においては、半導体チップの大きさや、この半導体チップの上面に形成されている電極パッドの配置に合わせて、すなわち、特定の仕様の半導体チップごとにリードフレームを準備する必要があった。

[0006]

また、従来の製造工程によれば、ダイスボンド工程、ワイヤボンディング工程、樹脂封止工程、個片化工程等を一連の工程とすることができない。従って、製造途中の半導体装置が、次工程により処理されるまでの間、滞留してしまうため、半導体装置の製造にかかる時間が増大してしまう。

【課題を解決するための手段】

[0007]

この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の半導体装置の製造方法は、主として、下記のような工程を含んでいる。

[00008]

すなわち、先ず、複数の直線状リードフレームを互いに離間して、並列に配列する。

[0009]

次いで、複数の電極パッドを具えている第1の主表面、該第1の主表面に対向する第2の主表面を有する複数個の半導体チップを、各々が複数の直線状リードフレームにわたり、かつ直線状リードフレームの延在方向に離間させて、各々の半導体チップの第2の主表面側で、搭載する。

[0010]

さらに、複数の電極パッドと、複数の直線状リードフレームとをボンディングワイヤに より接続する。

[0011]

また、半導体チップ及びボンディングワイヤを封止する封止部と、封止部外に露出して 隣接する直線状リードフレーム同士の間隙を埋め込むフレーム間封止部とを形成する。

$[0\ 0\ 1\ 2]$

次いで、第2の主表面の直下に位置する全ての直線状リードフレームを、直線状リードフレームの延在方向に対して垂直な方向で切断する溝部を形成する。

[0013]

然る後、複数の半導体チップ同士の間に露出しているリードフレーム及びフレーム間封 止部を切断して、半導体チップと、溝部を挟んで対向する第1外部端子列及び第2外部端 子列とを有する半導体装置に個片化する。

【発明の効果】

[0014]

この発明の半導体装置の製造方法によれば、配列されるリードフレーム同士の間隔を外部端子の間隔に合わせることが容易であるので、特定の仕様の半導体チップごとにリードフレームを準備する必要がなくなる。

[0015]

また、配列されている複数のリードフレーム上で、ダイスボンド工程、ワイヤボンディング工程、樹脂封止工程、個片化工程等を、一連の工程として実施することができる。従って、製造途中の半導体装置が、次工程により処理されるまでの間、滞留することがなくなる。

[0016]

従って、多数の半導体装置を、短時間で効率的に、製造することができる。また、半導体装置の製造コストの削減にも寄与する。

【発明を実施するための最良の形態】

[0017]

以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の1つに過ぎず、従って、何らこれらに限定されない。

$[0\ 0\ 1\ 8]$

なお、この発明の半導体装置の製造工程は、従来公知の材料を用いて、従来公知の製造 工程により形成できる。従って、従来公知の製造工程の詳細な説明は省略する場合もある

[0019]

まず、この発明の半導体装置の製造方法の全体像について説明する。

[0020]

図1は、この発明の半導体装置の製造方法が実施される製造装置100の概略と、この発明の製造方法が含む各工程の概略を説明するための模式的な図である。

[0021]

この発明の半導体装置は、互いに平行に離間する2つの第1及び第2リール110a及び110bを具えている製造装置100により製造される。

[0022]


すなわち、この発明の半導体装置の製造方法は、以下に詳細に説明するダイスボンド工程120、ワイヤボンディング工程122、封止工程124、外部端子形成工程126及び個片化工程128が、全てリードフレーム12上で行われることを特徴としている。

[0023]

リードフレーム12の両端部それぞれは、2つの第1及び第2リール110a及び110b間に張り渡されている。さらに、リードフレーム12の両端部は、2つの第1及び第2リール110a及び110bに互いに逆回転方向に巻きつけられている。複数のリードフレーム12は、ストライプ状に互いに離間されて、2つの第1及び第2リール110a及び110b間に展張保持される。

[0024]

複数のリードフレーム12の位置ずれを防止するためには、好ましくは、リードフレー



[0025]

ダイスボンド工程 120、ワイヤボンディング工程 122、封止工程 124、外部端子 形成工程 126 及び個片化工程 128 は、2 つの第 1 及び第 2 リール 110 a 及び 110 b を同一方向に、かつ同時に回転させることで、順次に移動させて、同時に実施することができる。

[0026]

まず、リードフレーム12上に搭載されている第1の半導体チップを搭載するダイスボンド工程120を行う。次いで、第1及び第2リール110a及び110bを同一方向に回転させて予め設定されている所定距離だけ移動させる。この移動により生じた領域に第2の半導体チップを搭載するダイスボンド工程を行う。このとき、このダイスボンド工程と同時に、移動した第1の半導体チップに対してはワイヤボンディング工程122が行われる。このように、各工程の終了後、第1リール110aから第2リール110b方向に順次に、リードフレーム12が移動され、ダイスボンド工程120、ワイヤボンディング工程122、封止工程124、外部端子形成工程126及び個片化工程128が同時に行われる。

[0027]

リードフレーム12は、上述した各工程で使用される製造装置が具える定盤又は台状の構造体に載置されて各工程が実施される。また好ましくは、例えば、第1及び第2リール110a及び110bの回転、すなわちリードフレーム12の移動に追従して移動する定盤といった構造体上に載置して、各工程を実施してもよい。

[0028]

また、各工程は、1個又は2個以上の任意好適な数の半導体チップに対して行うことができる。以下に説明する例では、2個の半導体チップを1単位として各工程を実施する例を説明する。

[0029]

〈第1の実施の形態〉

1-1. 半導体装置の製造方法

この発明の第1の実施の形態の半導体装置の製造方法について、図2から図4を参照して説明する。

[0030]

図 2 は、第 1 の実施の形態の半導体装置の製造工程の説明図(その 1)であって、図 2 (A) は、半導体装置の製造工程を説明するための概略的な平面図である。図 2 (B) は、図 2 (A) の I-I で示した一点破線で切断した切り口を示す模式的な図である。図 2 (C) は、半導体装置の製造工程を説明するための概略的な平面図である。図 2 (D) は、図 2 (C) の I-II で示した一点破線で切断した切り口を示す模式的な図である。

[0031]

図3は、第1の実施の形態の半導体装置の製造工程の説明図(その2)であって、図3 (A) は、半導体装置の製造工程を説明するための概略的な平面図である。図3 (B) は、図3 (A) のIII-III で示した一点破線で切断した切り口を示す模式的な図である。図3 (C) は、半導体装置の製造工程を説明するための概略的な平面図である。図3 (D) は、図3 (C) のIV-IV で示した一点破線で切断した切り口を示す模式的な図である。

[0032]

図4は、第1の実施の形態の半導体装置の製造工程の説明図(その3)であって、図4 (A) は、半導体装置の製造工程を説明するための概略的な平面図である。図4 (B) は、図4 (A) のV-V'で示した一点破線で切断した切り口を示す模式的な図である。図4 (C) は、半導体装置の製造工程を説明するための概略的な平面図である。



この発明の製造方法に使用されるリードフレーム12は長尺の直線状の形状を有している。これらのリードフレーム12は、好ましくは、銅又は銅合金等の導電性の金属材料により帯状体(ストリップ)として形成される。現状の半導体装置における一般的な水準を例として示すと、短尺(幅)は、0.2mmから0.5mm程度である。

[0034]

図2(A)に示すように、複数のリードフレーム12は、等間隔 d で互いにストライプ 状に離間されて、上述したように、2つの第1及び第2リール110a及び110b間に 展張保持される。

[0035]

リードフレーム12は、製造される半導体装置の外部端子として機能する。従って、上述した複数の平行に配置されているリードフレーム12同士の間隔dは、後述するリードフレーム12上に搭載される半導体チップの仕様、製造される半導体装置の仕様に応じた外部端子の間隔に等しく決定される。現状の半導体装置における一般的な水準を例示すると、リードフレーム12同士の間隔dに相当する外部端子同士の間隔は、0.5mmから1.5mm程度である。

[0036]

従って、この例では、複数のリードフレーム12を等間隔 d で配列する例を説明するが、例えば外部端子の仕様に応じて、リードフレーム12同士を異なる間隔として配列することも、容易にできる。

[0037]

図2 (A) に示すように、並列に配列している複数のリードフレーム 1 2 のうち、最外側に位置する 2 つのリードフレーム 1 2 を、第 1 最外側リードフレーム 1 2 a 及び第 2 最外側リードフレーム 1 2 b とそれぞれ称する。

[0038]

図2 (B) に示すように、リードフレーム12のリードフレーム12の一方の主表面を表面12cとし、他方の主表面を裏面12dとする。これら表面12cを上面及び裏面12dを下面ともいう。これら上面12c及び下面12dを含む表面全面には、好ましくは、パラジウム等を常法に従ってメッキ工程により予め被膜しておくのがよい。

[0039]

次いで、図2(C)に示すように、半導体チップ20を、個々の半導体チップ20がこれら複数の直線状リードフレーム12にわたるように、かつリードフレーム12の延在方向(長尺方向)に互いに離間させて、配置する。

[0040]

半導体チップ20は、通常は、実質的に直方体の形状を有している。この半導体チップ20は、複数の電極パッド22を具えている第1の主表面20aと、第1の主表面20aに対向する第2の主表面20bを具えている。半導体チップ20の第1の主表面20a及び第2の主表面20bは、この例では同一形状の矩形状である。また、これら第1及び第2主表面の間には、互いに対向する2つの端面20c、20c、並びに端面20c、20cに直交し、かつ互いに対向する2つの側面20d、20dが存在している。

[0041]

ここでは、仮にリードフレーム12の本数を7本とし、搭載すべき半導体チップ20を 2個として説明する。

[0042]

半導体チップ20は、第1の主表面20a及び第2の主表面20bの矩形の長尺方向が、リードフレーム12の延在方向に直交するように、リードフレーム12上にダイスボンディングされる。この場合、半導体チップ20の端面20c、20cをリードフレーム12の延在方向に沿わせ、しかも半導体チップ20が第1及び第2最外側リードフレーム12a及び12bにそれぞれ隣接するリードフレーム12には、搭載されないようにする。すなわち、搭載された半導体チップ20からは第1及び第2最外側リードフレーム12a

5/



及び12bを含む外側2本ずつのリードフレーム12が露出している。

[0043]

この半導体チップの搭載に際しては、半導体チップ20の第2の主表面20bを、中央側の3本のリードフレーム12の上面12c側に、絶縁性の接着材30により接着される(図2(D))。

[0044]

絶縁性の接着材30としては、従来公知の任意好適なものを使用することができる。接着材30はペースト状の接着材のみならず、例えば、絶縁性の接着テープとしてもよい。

[0045]

電極パッド22は、第1の主表面20aに露出させて設けられている。複数個の電極パッド22は、この例では半導体チップ20の2つの側面20d、20dそれぞれに沿って5個ずつ、かつ同一側面に沿って位置する電極パッド22同士が等間隔になるように配列されている。また、側面20d、20dそれぞれの側の電極パッド同士は、等間隔で対向するように配列されている。

[0046]

上述したように、複数のリードフレーム12同士の間隔dは、リードフレーム12上に搭載される半導体チップや、製造される半導体装置それぞれの外部端子の間隔に等しく決定される。これらの外部端子の間隔は、半導体チップ20や製造される半導体装置10の仕様により決まる。

[0047]

次いで、電極パッド22と、内側の5本のリードフレーム12とをボンディングワイヤ40により接続する(図3(A)及び図3(B))。このボンディング工程は、従来公知のボンディングワイヤ及びボンディング装置を用いて、熱圧着、超音波熱圧着等の任意好適な方法により行われる。

[0048]

このとき、第1及び第2最外側リードフレーム12a及び12bには、ボンディングワイヤ40は、接続しない構成とするのがよい。このようにすれば、後述する封止工程において、封止樹脂材料が、第1及び第2最外側リードフレーム12a及び12bを乗り越えて漏出するのを防ぎ易くなる。

[0049]

ボンディングワイヤ40は、半導体チップ20の周辺の露出したリードフレーム12にボンディングされる。図示の構成例では、半導体チップ20の各電極パッド22のうちリードフレームの延在方向に沿った直線上にある1組の電極パッド22は、同一のリードフレーム12に接続されている。

[0050]


次いで、図3 (C) 及び図3 (D) に示すように、半導体チップ20及びボンディングワイヤ40を封止する封止部50を形成する。封止部50が形成された構造体の外観形状は実質的に直方体であり、この直方体の周側面は、それぞれ封止部側面50b、50b及び封止部端面50c、50cである。

[0051]

封止部 5 0 は、従来公知のモールド樹脂、液状樹脂等の任意好適な材料を用いて、従来公知の例えば金型を用いた封止工程により形成することができる。この例では、この封止工程は、例えば、リードフレーム 1 2 上にボンディングされた 1 個の半導体チップを収納可能なキャビティを形成することができる金型を具えた従来公知の封止装置を用いて行うことができる。具体的には、半導体チップ 2 0 が搭載されているリードフレーム 1 2 の上面 1 2 c に接して 1 個の半導体チップ 2 0 を囲む上部金型及び下面 1 2 d 全面に接する下部金型(いずれも図示せず。)により、 1 個の半導体チップを含むキャビティを形成する。次いで、このキャビティ内に封止樹脂材料を充填して硬化することにより封止部 5 0 を形成する。

[0052]





[0053]

この封止工程により、複数の直線状リードフレーム同士の間隙も、封止樹脂材料により 埋め込まれてフレーム間封止部50 dが形成される。しかしながら、このとき、リードフ レーム12の封止部50外の上面12cは露出させる。

[0054]

次いで、半導体チップ20の第2の主表面20bの直下に位置する全てのリードフレー ム12について、半導体装置20の端面20c、20cに対して垂直な方向で、すなわち 側面20d、20dに沿う方向で、切断する。このようにして溝部60が形成される。こ の工程は、従来公知のダイシング装置を用いて行うことができる。

[0055]

図4 (A) に示すように、この例では、予め、第2主表面20b (図4 (B) 参照) に 、リードフレーム12の延在方向と直交する方向に沿ってダイシングラインAを設定する 。このダイシングラインAは、第2主表面20bのリードフレーム12の延在方向に沿う 方向の幅の中心を通るラインである。このダイシングラインAによって、第1及び第2の 主表面20a及び20b並びに端面20c、20cの面積は、好ましくは均等に2分され ている。

[0056]

図4 (B) に示すように、このダイシングラインAに沿って、少なくとも半導体チップ 20の第2の主表面20bが搭載されているリードフレーム12を横切って、これらを切 断する溝部60を形成する。このとき、溝部60の深さ(高さ)は、リードフレーム12 が完全に切断される深さで、かつ半導体チップ20の機能を損なわない範囲として決定さ れる。従って、この深さは、最大でも、半導体チップ20の第2の主表面20bが露出す るまでの深さとすればよい。

[0057]

このリードフレーム12の切断工程、すなわち溝部60の形成工程に際しては、好まし くは、第1及び第2最外側リードフレーム12a及び12bについては、切断しないよう に溝部60を形成するのがよい。

[0058]

このようにすれば、隣接するリードフレーム間には封止樹脂材料が満たされていて、し かも最外側リードフレーム 1 2 a 及び 1 2 b は連続しているので、製造途中の半導体装置 が連なった構造体全体の強度を確保できるので、製造途中の複数の連続した半導体装置を 、切断されていない第1及び第2最外側リードフレーム12a及び12bにより、例えば TCPの製造工程で行われているように、容易に順次、工程終了後に移動させ、一連の製 造工程として実施することができる。

[0059]

然る後、図4(C)に示すように、個々の半導体チップ20をその周辺で切断して、半 導体チップ20を含む半導体装置10の個片化を行う(図5(A)参照。)。この個片化 工程においても、第1及び第2最外側リードフレーム12a及び12bを切断しないよう にする。

[0060]

個片化工程は、例えば、図4(C)の破線Bに囲まれる領域に沿って、この領域を囲む 金型、例えば封止工程で用いたのと同様の形状を具えた上下金型を、押し付けて押圧する ことにより行う。この金型の押圧によって、複数の内側のリードフレーム12及びリード フレーム12同士の間隙を埋めるフレーム間封止部50dを切断して行うことができる。

$[0\ 0\ 6\ 1\]$

このような個片化工程を行うことで、半導体装置10を得ることができる。

[0062]

このように、この発明の半導体装置の製造方法によれば、上述した複数の工程を、リー



ドフレーム12上で連続的に行うことができるので、従来のように製造途中の半導体装置が、次工程により処理されるまでの間、滞留することがなくなる。従って、多数の半導体装置を、短時間で効率的に、製造することができる。また、半導体装置の製造コストの削減にも寄与する。

[0063]

1-2. 半導体装置

図5 (A)、(B)及び(C)を参照して、図2から図4を参照して説明した第1の実施の形態の製造方法により製造される半導体装置の構成につき説明する。

[0064]

図5 (A) は、第1の実施の形態の半導体装置10の構成例を説明するための概略的な斜視図である。図5 (B) は、図5 (A) のVI-VI'で示した一点破線で、半導体装置10を切断した切断面を示す模式的な図である。図5 (C) は、半導体装置10を底面側(外部端子側)から見た平面図である。

[0065]

なお、半導体装置の説明において、各構成要素の材料の選択等については、既に説明したので、その詳細な説明は省略する。

[0066]

上述した第1の実施の形態の半導体装置の製造方法により製造される半導体装置10は、半導体チップ20を含んでいる。半導体チップ20は、上述したように略直方体状であって、第1の主表面20a、この第1の主表面20aに対向する第2の主表面20b、これら第1の主表面20aと第2の主表面20bとの間の端面20c及び側面20dを有している。複数の電極パッド22は、第1の主表面20aから露出している。これら複数の電極パッド22は、側面20dの第1の主表面20a側の側縁に沿って配列されている(図2(C)参照)。

[0067]

半導体装置10は、複数の外部端子14を含んでいる。これら外部端子14は、半導体チップ20の第2の主表面20bに、絶縁性の接着材30により接着されて設けられている。外部端子14は、この例では短冊状のリードフレーム12により形成されている。各リードフレーム12の側面には、上述したように、フレーム間封止部50dが設けられている。

[0068]

図5 (B) に示すように、外部端子14は、半導体チップ20の輪郭から露出するように、設けられている。すなわち、外部端子14は、複数の第1外部端子14aを含む第1外部端子列14Xとして設けられている。同様に、他方の側面20d側にも複数の第2外部端子14bを含む第2外部端子列14Yが設けられている。これら第1外部端子列14Xと、第2外部端子列14Yとは、この例では端面20c、20cに対して垂直な方向に延在するように設けられている溝部60を挟んで対向している。

[0069]

第1及び第2外部端子14a及び14bそれぞれは、それぞれ対向する側面20dに対して垂直方向に延在し、半導体チップ20の第2主表面20bと平行な面内で、所定の距離、すなわちこの例では等間隔で離間して並設されている。

[0070]

電極パッド22及び外部端子14は、ボンディングワイヤ40により互いに接続されている。この例では、電極パッド22と外部端子14の表面、すなわち表面14aa及び14baとがそれぞれ1対1の対応関係で接続されている。

[0071]

半導体装置10は、半導体チップ20及びボンディングワイヤ40を封止する封止部50と封止部50外のフレーム間封止部50dとを具えている。この例では、封止部50は、第1及び第2外部端子列14X及び14Y上に略直方体の構造体が載った形状として設けられている。



[0072]

フレーム間封止部50dは、封止部50外に露出している複数の外部端子14a同士、 及び14b同士の間隙を埋め込んで設けられている。しかし、フレーム間封止部50dは、外部端子14a及び14bの表面14aa及び14baの一部分及び裏面14ab及び14bbを露出させて設けられている。

[0073]

第1の実施の形態の半導体装置によれば、外部端子14は、半導体チップ20の第2の主表面20bに当接して、平面的に設けられているので、半導体装置をより薄型に、すなわちより小型化することができる。また、裏面には、外部端子が広く露出しているので、半導体チップの発する熱を効率的に放散することができる。

[0074]

〈第2の実施の形態〉

2-1. 半導体装置の製造方法

この発明の第2の実施の形態の半導体装置の製造方法について、図6を参照して説明する。なお、この実施の形態の半導体装置の製造方法及びこの製造方法により製造される半導体装置が、第1の実施の形態と異なる点は、封止部50の形成工程及び封止部50の形状並びに個片化工程にあるので、これらについて説明し、第1の実施の形態と同じ工程及び構成については、図示及びその詳細な説明を省略する。

[0075]

図6は、第2の実施の形態の半導体装置の製造工程の説明図であって、図6 (A) は、半導体装置の製造工程、特に封止工程を説明するための概略的な平面図である。図6 (B) は、図6 (A) のVII-VII'で示した一点破線で切断した切り口を示す模式的な図である。図6 (C) は、半導体装置の製造工程、特に個片化工程を説明するための概略的な平面図である。図6 (D) は、図6 (C) のVIII-VIII'で示した一点破線で切断した切り口を示す模式的な図である。

[0076]

第2の実施の形態の製造方法において、ダイスボンディング工程、ワイヤボンディング工程(図2(A)~図3(B))、及び外部端子形成工程(図4(A)及び図4(B))は、第1の実施の形態と同様であるので、第1の実施の形態の説明を参照されたい。

[0077]

図6 (A) 及び (B) に示すように、半導体チップ20及びそれぞれの半導体チップに接続されているボンディングワイヤ40を封止する封止層70を形成する。

[0078]

封止層70は、半導体チップ20の両端面20c、20c側にあっては、第1及び第2最外側リードフレーム12a及び12bが露出するように、半導体チップ20の両側面20d、20d側にあっては、2個以上の任意好適な個数の半導体チップを一体として覆うように、形成される。

[0079]

この封止工程は、例えば、リードフレーム12上にボンディングされた任意好適な個数 の複数の半導体チップを収納可能なキャビティを形成することを除き、第1の実施の形態 で説明した構造を有する金型を具えた従来公知の封止装置を用いて行うことができる。

[0080]

当然に、この封止工程により、複数の直線状リードフレーム同士の間隙は、封止樹脂材料により埋め込まれる。

[0081]

次いで、半導体チップ20の第2の主表面20bの直下に位置する全てのリードフレーム12について、第1の実施の形態と同様に、スクライブラインA(図6(C)参照。)で切断して溝部60を形成する。

[0082]

然る後、図6(C)及び(D)に示すように、第1及び第2最外側リードフレーム12

a及び12bに直交する方向に延在し、半導体チップ20同士の間隙に設定されるスクライブラインC及び第1及び第2最外側リードフレーム12a及び12bに沿う方向に延在するスクライブラインD上に沿って封止層70及びリードフレーム20の部分を切断して、半導体チップ20を含む半導体装置10(図6参照。)の個片化を行う。このようにして得られた半導体装置10が第1の実施の形態で説明した半導体装置と構成上相違する点は、第2の実施の形態の半導体装置自体が本質的に略直方体状であって、なんら突出する外部端子を具えていない点である。

[0083]

個片化工程は、例えば、溝部60の形成に使用されるのと同様の従来公知のダイシング 装置を使用することができる。

[0084]

第2の実施の形態の半導体装置の製造方法によれば、第1の実施の形態の製造方法により得られる効果に加えて、溝部60の形成工程及び個片化工程を同じ装置を用いて、行うことができる。また、個片化工程はより簡易な工程とすることができる。従って、より効率的に半導体装置を製造することができる。

[0085]

2-2. 半導体装置

図7 (A)、(B)及び(C)を参照して、第2の実施の形態の製造方法により製造される半導体装置の構成につき説明する。

[0086]

図7 (A) は、第2の実施の形態の半導体装置10の構成例を説明するための概略的な斜視図である。図7 (B) は、図7 (A) のIX-IX'で示した一点破線で、半導体装置10を切断した切断面を示す模式的な図である。図7 (C) は、半導体装置10を底面側(外部端子側)から見た平面図である。

[0087]

なお、ここでは、主として、第1の実施の形態の半導体装置とは異なる構成を有する封 止部について説明し、その他の第1の実施の形態と同様の構成については詳細な説明は省 略する。

[0088]

図7 (A) 及び図7 (B) に示すように、封止部50は、略直方体状に形成されている。封止部50は、半導体チップ20、ボンディングワイヤ40、外部端子14を封止している。外部端子14、すなわち第1及び第2外部端子14a及び14bそれぞれは、個片化工程によって生じる切断面が封止部側面50b、50bの両面から露出して設けられている。

[0089]

また、図7 (B) 及び図7 (C) に示すように、封止部50は、その裏面14ab及び14bbを露出させて設けられている。

[0090]

第2の実施の形態の半導体装置によれば、第1の実施の形態の半導体装置により得られる効果に加えて、外部端子14が封止部50から突出していないので、半導体装置をさらに小型化することができる。

【図面の簡単な説明】

[0091]

【図1】この発明の半導体装置の製造方法が実施される製造装置の概略と、この発明の製造方法が含む各工程の概略を説明するための模式的な図である。

- 【図2】第1の実施の形態の半導体装置の製造工程図(その1)である。
- 【図3】第1の実施の形態の半導体装置の製造工程図(その2)である。
- 【図4】第1の実施の形態の半導体装置の製造工程図(その3)である。
- 【図5】第1の実施の形態の半導体装置の構成図である。
- 【図6】第2の実施の形態の半導体装置の製造工程図である。




【図7】第2の実施の形態の半導体装置の構成図である。

【符号の説明】


[0092]


- 10:半導体装置
- 12:リードフレーム
- 12a:第1最外側リードフレーム
- 12b:第2最外側リードフレーム
- 12c:上面
- 12d:下面
- 14:外部端子
- 20:半導体チップ
- 20a:第1の主表面
- 20 b:第2の主表面
- 20c:端面
- 20d:側面
- 22:電極パッド
- 30:接着材
- 40:ボンディングワイヤ
- 50:封止部
- 50a:表面
- 50b:側面
- 50c:端面
- 50d:フレーム間封止部
- 60:溝部
- 70:封止層



この発明の半導体装置の製造方法の説明図









第1の実施の形態の半導体装置の製造工程(その1)






第1の実施の形態の半導体装置の製造工程(その2)




第1の実施の形態の半導体装置の製造工程(その3)




第1の実施の形態の半導体装置の構成例





第2の実施の形態の半導体装置の製造工程





第2の実施の形態の半導体装置の構成例



【要約】

【課題】SON型半導体装置の効率的な製造方法を提供する。

【解決手段】複数の直線状リードフレーム12を互いに離間して、並列に配列し、複数の電極パッド22を具えている複数個の半導体チップ20を、複数の直線状リードフレームにわたり直線状リードフレームの延在方向に離間させて、搭載し、複数の電極パッドと、複数の直線状リードフレームとをボンディングワイヤ40により接続し、半導体チップ及びボンディングワイヤを封止する封止部50と、封止部外に露出して隣接する直線状リードフレーム同士の間隙を埋め込むフレーム間封止部50dとを形成し、半導体チップの直下に位置する全ての直線状リードフレームを、直線状リードフレームの延在方向に対して垂直な方向で切断する溝部60を形成し、複数の半導体チップ同士の間に露出しているリードフレーム及びフレーム間封止部を切断して、半導体装置10に個片化する。

【選択図】図5

ページ: 1/E

認定・付加情報

特許出願の番号

特願2003-378201

受付番号

5 0 3 0 1 8 4 6 3 7 4

書類名

特許願

担当官

第五担当上席

0 0 9 4

作成日

平成15年11月10日

<認定情報・付加情報>

【提出日】

平成15年11月 7日

特願2003-378201

出願人履歴情報

識別番号

[000000295]

1. 変更年月日 [変更理由]

住 所 氏 名 1990年 8月22日

新規登録

東京都港区虎ノ門1丁目7番12号

沖電気工業株式会社

特願2003-378201

出願人履歴情報

識別番号

[390008855]

1. 変更年月日 [変更理由] 住 所

1990年10月11日 新規登録

宫崎県宮崎郡清武町大字木原727番地

氏 名 宫崎沖電気株式会社